SUÁREZ-GÓMEZ, A. D.; PÉREZ-HOLGUÍN, W. J. Modulo IP basado en FPGA para la decodificación de encoders de cuadratura. Revista Politécnica, [S. l.], v. 16, n. 32, p. 68–76, 2020. DOI: 10.33571/rpolitec.v16n32a6. Disponível em: https://revistas.elpoli.edu.co/index.php/pol/article/view/1733. Acesso em: 19 abr. 2024.